Занятость: Полная

Опыт работы: от 2 года(лет)

Требования:
-Разработка моделей узлов и блоков СБИС с помощью языков описания эл/схем (предпочтительно VerilogHDL)
-тестирование моделей СБИС на уровне RTL
-синтез СБИС с использованием современных САПР (предпочтительно САПР фирм CADENCE и SYNOPSYS)

Должностные обязанности:
Разработка моделей узлов и блоков СБИС с помощью языков описания эл/схем (предпочтительно VerilogHDL)
-тестирование моделей СБИС на уровне RTL
-синтез СБИС с использованием современных САПР (предпочтительно САПР фирм CADENCE и SYNOPSYS)

Условия работы:
м. Профсоюзная, 5 мин. пешком, по трудовой книжке, режим работы 5//2. Своя столовая, спорткомплекс

Метро: Нахимовский проспект

Адрес: Москва, Нахимовский пр-т